1102_實用數位系統設計_EE3705
報名期間：從 即日起 到 無限期
上課期間：從 即日起 到 無限期
課程介紹
課程安排
-
110_PDSD_期末成績_V4
-
00_Overview
-
01_Introduction
-
02-I_Basic Verilog Coding &Combinational Logic
-
02-II_Basic Verilog Coding &Combinational Logic
-
03_SOC Server Overview
-
03-2_Operation in Workstation
-
04_Adder designs
-
05_Synopsys Design Compiler Logic Synthesis EDA Tool
-
06_Basic Verilog Coding &Sequential Logic
-
07_Multiplier designs
-
08_RTL Coding Guildlines
-
09_Verification
-
Final Project - Geofence
-
EX1_adder
-
EX2
-
PDSD_作業注意事項
-
HW1-1
-
HW1-2
-
HW2
-
HW3
-
20170426_Midterm Examination
-
Covered
-
PDSD_線上課程證書紀錄
教師 / 謝東佑
教師 / 陳維鴻
教師 / 郭瀚睿
教師 / 何柏震
教師 / 林敬偉
相關課程
|
|
||||||
|
|
|
||||||
|
|
|
||||||
|