1131_實用數位系統設計_EE3705
上課期間：從 即日起 到 無限期
課程介紹
課程安排
-
00_Overview
-
01_Introduction
-
02-I_Basic Verilog Coding _Combinational Logic
-
02-II_Basic Verilog Coding _Combinational Logic
-
Homework Submission Rules and Demonstration
-
03-I_SOC Server Overview
-
HW1
-
04_Adder designs
-
HW2
-
20170426_Midterm Examination
-
05_Synopsys Design Compiler Logic Synthesis EDA Tool
-
06_Basic Verilog Coding &Sequential Logic
-
HW3
-
07_Multiplier designs
-
HW4
-
Final project IDC
-
08_RTL Coding Guildlines
教師 / 謝東佑
教師 / 鄞振祐
教師 / 黃悅慈
教師 / 張鈞詔
相關課程
|
|
||||||
|
|
|
||||||
|
|
|
||||||
|
|
|
||||||
|